ترجمه مقاله Parallel Processing of large graphs

اختصاصی از هایدی ترجمه مقاله Parallel Processing of large graphs دانلود با لینک مستقیم و پر سرعت .

عنوان انگلیسی :  Parallel Processing of large graphs

 عنوان فارسی : پردازش موازی گراف های بزرگ

Abstract

More and more large data collections are gathered worldwide in various IT systems. Many of them possess a networked nature and need to be processed and analysed as graph structures. Due to their size they very often require the usage of a parallel paradigm for efficient computation. Three parallel techniques have been compared in the paper: MapReduce, its map-side join extension and Bulk Synchronous Parallel (BSP). They are implemented for two different graph problems: calculation of single source shortest paths (SSSP) and collective classification of graph nodes by means of relational influence propagation (RIP). The methods and algorithms are applied to several network datasets differing in size and structural profile, originating from three domains: telecommunication, multimedia and microblog. The results revealed that iterative graph processing with the BSP implementation always and significantly, even up to 10 times outperforms MapReduce, especially for algorithms with many iterations and sparse communication. The extension of MapReduce based on map-side join is usually characterized by better efficiency compared to its origin, although not as much as BSP. Nevertheless, MapReduce still remains a good alternative for enormous networks, whose data structures do not fit in local memories

 تعداد صفحات انگلیسی : 14 صفحه

 

 

چکیده

امروزه مجموعه داده‌های بزرگ و بزرگتری در سیستم‌های IT مختلف سرتاسرجهان جمع آوری می‌شود. بسیاری از آنها، یک ذات شبکه بندی شدی را پردازش کرده و نیاز به پردازش و تحلیل به عنوان ساختارهای گراف دارند. به دلیل اندازه آنها، اغلب استفاده از طرجی موازی برای محاسبه کارآمد مورد نیاز است. سه تکنیک موازی سازی در این مقاله مقایسه شده‌اند:MapReduce، گسترش آن در اتصال سمت نگاشت و موازی سازی همگام انبوه (BSP). این تکنیک‌ها برای دومسئله گراف مختلف پیاده سازی شده‌اند: محاسبه کوتاهترین مسیرها از یک مبدا (SSSP) و دسته بندی انبوه گره‌های گراف با استفاده از انتشار تاثیر نسبی (RIP). روش‌ها و الگوریتم‌ها به داده‌های شبکه متعددی با اندازه و پروفایل ساختاری مختلف اعمال شده‌اند که از سه دامنه نشأت می‌گیرند: ارتباط راه دور، رسانه و میکرووبلاگ. نتایج نشان داده‌اند که پردازش تکرارشونده گراف با پیاده سازی BSP همیشه و به طور قابل توجهی حتی تا 10 برابر و به خصوص برای الگوریتم‌هایی با تکرار زیاد و ارتباطات تنک، بهتر ازMapReduce است. گسترش MapReduce برپایه اتصال سمت نگاشت معمولا کارآیی بهتری در مقایسه با الگوریتم اصلی دارد، اگرچه به‌اندازه BSP نمی‌باشد. با این حال، MapReduce همچنان برای شبکه‌های حجیم که ساختارداده آنها در حافظه محلی جای نمی‌گیرد، جایگزینی مناسب است.

1-مقدمه

بسیاری از مسائل علمی‌و تکنیکی به داده ای با ذات شبکه مرتبط اند که می‌تواند نسبتا به سادگی با استفاده از گراف نمایش داده شود. گراف‌ها، انتزاعی انعطاف پذیر برای توصیف روابط بین اشیاء گسسته فراهم می‌کنند. بسیاری از مسائل عملی را می‌توان در محاسبات علمی، تحلیل داده و دیگر شاخه‌ها به شکل مورد نیاز با گراف مدلسازی کرده و توسط الگوریتم‌های گراف مناسب حل کرد.

در بسیاری از محیط‌ها، ساختارهای گراف آنقدر بزرگ اند که نیاز به روش‌های پردازش خاصی، به خصوص به طور موازی دارند. این مسئله به خصوص برای مجموعه داده‌های کاربران که ردپای خود را در سرویس‌های روی خط و ارتباطی مختلفی جای می‌گذارند، از جمله پورتال‌های انتشار رسانه یا سایت‌های شبکه‌های اجتماعی، یوتوب و فیسبوک، حیاتی است. به علاوه این پایگاه‌های داده، رفتار مختلف کاربر را نشان می‌دهند که نمایش گراف آنها ممکن پیچیده و همراه با چندین خط ارتباطی بین گره‌های شبکه باشد. این مسئله نیاز به روش‌های تحلیلی دارد که نه تنها با گراف‌های ساده بلکه با گراف‌های چندگانه و فراگراف‌ها دست وپنجه نرم کنند...

تعداد صفحات ترجمه فارسی : 40 صفحه

کد متلب خوشه بندی به صورت موازی parallel computing

اختصاصی از هایدی کد متلب خوشه بندی به صورت موازی parallel computing دانلود با لینک مستقیم و پر سرعت .

در این کد ما روش خوشه بندی kmeans  را به صورت موازی ( Parallel ) پیاده سازی کرده ایم 

برای پیاده سازی از مقاله 

 Parallel Implementation of K-Means on Multi-Core Processors

استفاده کرده ایم این مقاله رو با ترجمه می توانید از دریافت کنید 

به همراه کد متلب یک فایل توضیحات کد نیز وجود دارد که کاملا کد و نحوه پیاده سازی در ان شرح داده شده است

Reconfigurable data parallel constant geometry fast Fourier transform architectures on Network-on-Chip

اختصاصی از هایدی Reconfigurable data parallel constant geometry fast Fourier transform architectures on Network-on-Chip دانلود با لینک مستقیم و پر سرعت .

Reconfigurable data parallel constant geometry fast Fourier transform
architectures on Network-on-Chip

ژورنال:Microprocessors and Microsystems

سال:November 2015

قیمت اصلی:35.95$

Abstract

This paper reports the design and development of reconfigurable (up to 8192-point), data parallel, constant geometry fast Fourier transform (CG-FFT) architectures based on Network-on-Chip (NoC) paradigm. Twiddle factor multiplications have been realized using pipelined CORDIC rotators in the proposed architecture in order to ensure its high throughput. Mapping of FFT functions to cores has been done by considering the proposed signal flow graph (SFG) for CG-FFT architecture, which helps in optimizing the design of network components (routers and network interfaces) and reducing the latency of FFT computation. The proposed input-size aware architecture can withstand faults in other processing elements (PEs) as it can accomplish the entire FFT computation using only one PE as well. When mapped onto mesh based NoC, the proposed architectures could achieve reduction in latency by 5×, compared to several existing FFT architectures on NoC. Hardware realization of the PE and the network components of the proposed architectures have been done using Xilinx Kintex-7 family field-programmable gate array (FPGA) device. The maximum operating frequency of a PE in the proposed architecture has been found to be 184.010 MHz, which meets the timing specifications of several application standards, such as DVB-T/H, DAB, 802.11a/n and UWB. In addition to the FPGA-prototype, the proposed architectures have also been synthesized in ASIC design flow to obtain area and power results.

Keywords

• Constant geometry, Fast Fourier transform, FPGA,
• Network-on-Chip, Reconfigurable architecture